

Projekt układu sumy liczby 2-bitowej z 3-bitową na bramkach NOR

1 Schematy logiczne, tabelaryczne i wykresowe


1.1 Schemat logiczny układu

Schemat logiczny zminimalizowanego sumatora opiera się na strukturze trójpoziomowej, zrealizowanej wyłącznie na bramkach NOR. Wejścia układu to A_1, A_0, B_2, B_1, B_0 , a wyjścia to S_3, S_2, S_1, S_0 .

Schemat działania układu można opisać w następujący sposób:

1. poziom pierwszy (młodszy): negatory NOR o połączonych wejściach wytwarzają $\overline{A_0}$ i $\overline{B_0}$, blok trzech NOR realizuje $S_0 = A_0 \oplus B_0$, a bramka NOR z zanegowanymi wejściami wyznacza $P_0 = A_0 \cdot B_0$,
2. poziom drugi (środkowy): analogiczny blok NOR wyznacza $X = A_1 \oplus B_1$ oraz $S_1 = X \oplus P_0$, a struktura NOR–NOR–NOR realizuje $P_1 = A_1 B_1 \vee P_0(A_1 \vee B_1)$,
3. poziom trzeci (starszy): blok NOR realizuje $S_2 = B_2 \oplus P_1$, a bramka NOR z zanegowanymi wejściami daje $S_3 = B_2 \cdot P_1$.

Pełny schemat logiczny układu zrealizowany wyłącznie na bramkach NOR (27 bramek) przedstawia rysunek ??.



Rysunek 1: Schemat logiczny sumatora liczby 2-bitowej z 3-bitową zrealizowany wyłącznie na bramkach NOR

W schemacie wszystkie bramki są typu NOR. Bramki o połączonych wejściach pełnią rolę negatorów, bloki po trzy NOR realizują funkcje XOR, dzięki czemu struktura układu jest jednolita

technologicznie i może być zbudowana z jednego typu układu scalonego (np. 74HC02 – poczwórny NOR 2-wejściowy; cała sieć wymaga siedmiu takich układów).

1.2 Tablica prawdy

Ponieważ układ posiada pięć wejść binarnych, liczba możliwych kombinacji wynosi:

$$2^5 = 32 \quad (1)$$

Pełna tablica prawdy przedstawia się następująco:

Tabela 1: Tablica prawdy sumatora liczby 2-bitowej z 3-bitową (suma 4-bitowa)

A_1	A_0	B_2	B_1	B_0	S_3	S_2	S_1	S_0
0	0	0	0	0	0	0	0	0
0	0	0	0	1	0	0	0	1
0	0	0	1	0	0	0	1	0
0	0	0	1	1	0	0	1	1
0	0	1	0	0	0	1	0	0
0	0	1	0	1	0	1	0	1
0	0	1	1	0	0	1	1	0
0	0	1	1	1	0	1	1	1
0	1	0	0	0	0	0	0	1
0	1	0	0	1	0	0	1	0
0	1	0	1	0	0	0	1	1
0	1	0	1	1	0	1	0	0
0	1	1	0	0	0	1	0	1
0	1	1	0	1	0	1	1	0
0	1	1	1	0	0	1	1	1
0	1	1	1	1	1	0	0	0
1	0	0	0	0	0	0	1	0
1	0	0	0	1	0	0	1	1
1	0	0	1	0	0	1	0	0
1	0	0	1	1	0	1	0	1
1	0	1	0	0	0	1	1	0
1	0	1	0	1	0	1	1	1
1	0	1	1	0	1	0	0	0
1	0	1	1	1	1	0	0	1
1	1	0	0	0	0	0	1	1
1	1	0	0	1	0	1	0	0
1	1	0	1	0	0	1	0	1
1	1	0	1	1	0	1	1	0
1	1	1	0	0	0	1	1	1
1	1	1	0	1	1	0	0	0
1	1	1	1	0	1	0	0	1
1	1	1	1	1	1	0	1	0

Wartość wyjścia $S_3 = 1$ występuje wyłącznie dla sześciu kombinacji, w których suma liczb wejściowych wynosi 8, 9 lub 10: $A = 01, B = 111$ ($7+1=8$), $A = 10, B = 110$ ($2+6=8$), $A =$

10, $B = 111$ ($2+7=9$), $A = 11, B = 101$ ($3+5=8$), $A = 11, B = 110$ ($3+6=9$) oraz $A = 11, B = 111$ ($3+7=10$). W pozostałych 26 przypadkach $S_3 = 0$.

Funkcje w postaci sumy iloczynów mintermów odczytane z tablicy prawdy (numeracja $m = 16A_1 + 8A_0 + 4B_2 + 2B_1 + B_0$) mają postać:

$$S_3 = \sum m(15, 22, 23, 29, 30, 31) \quad (2)$$

$$S_0 = \sum m(1, 3, 5, 7, 8, 10, 12, 14, 17, 19, 21, 23, 24, 26, 28, 30) \quad (3)$$

$$S_1 = \sum m(2, 3, 6, 7, 9, 10, 13, 14, 16, 17, 20, 21, 24, 27, 28, 31), \quad S_2 = \sum m(4, 5, 6, 7, 11, 12, 13, 14, 18, 19, 20, 21, 25, 26, 27, 29, 30, 31) \quad (4)$$

Jest to postać kanoniczna, którą zminimalizowano w punkcie 3 z wykorzystaniem siatek Karnaugh'a.


Zgodność schematu logicznego (rysunek ??) z tablicą prawdy można zweryfikować przykładowo dla kombinacji $A_1A_0B_2B_1B_0 = 01111$ ($A = 1, B = 7$, suma 8):

- $S_0 = A_0 \oplus B_0 = 1 \oplus 1 = 0$, $P_0 = A_0 \cdot B_0 = 1$,
- $X = A_1 \oplus B_1 = 0 \oplus 1 = 1$, $S_1 = X \oplus P_0 = 1 \oplus 1 = 0$,
- $P_1 = A_1B_1 \vee P_0(A_1 \vee B_1) = 0 \vee 1 \cdot 1 = 1$,
- $S_2 = B_2 \oplus P_1 = 1 \oplus 1 = 0$, $S_3 = B_2 \cdot P_1 = 1$,

co daje $S_3S_2S_1S_0 = 1000_2 = 8$ – zgodnie z tablicą. Dla kombinacji $A = 11, B = 111$ (suma 10): $S_0 = 1 \oplus 1 = 0$, $P_0 = 1$, $X = 1 \oplus 1 = 0$, $S_1 = 0 \oplus 1 = 1$, $P_1 = 1 \vee 1 = 1$, $S_2 = 1 \oplus 1 = 0$, $S_3 = 1$, czyli $1010_2 = 10$ – również zgodnie z tablicą prawdy.

1.3 Schemat blokowy układu

Schemat blokowy układu przedstawia zależność między wejściami a wyjściami w formie uproszczonej. Na schemacie wydzielono trzy poziomy sumacyjne oraz wyjście przeniesienia.




Rysunek 2: Schemat blokowy sumatora liczby 2-bitowej z 3-bitową

Rysunek ?? przedstawia układ w formie hierarchicznej: poziom młodszy (S_0, P_0), poziom środkowy (S_1, P_1) i poziom starszy (S_2, S_3). Wewnątrz każdego bloku znajduje się struktura NOR przedstawiona szczegółowo na rysunku ??.

1.4 Wykres czasowy i opis działania

Wykres czasowy prezentuje zmianę stanów wejściowych oraz wszystkich wyjść w funkcji czasu, dla kolejnych 32 kombinacji wejściowych zgodnych z tablicą prawdy ??.



stany A_1A_0 (górny rząd) i $B_2B_1B_0$ (dolny rząd) zgodne z tablicą prawdy

Rysunek 3: Przebiegi czasowe sygnałów wejściowych A_1, A_0, B_2, B_1, B_0 oraz wyjść S_3, S_2, S_1, S_0 dla wszystkich 32 kombinacji wejściowych

Z wykresu czasowego wynika, że najstarszy bit S_3 przyjmuje wartość 1 wyłącznie dla kombinacji, w których suma liczb wejściowych jest większa lub równa 8 (kombinacje $t = 15, 22-23, 29-31$ na osi czasu), co jest zgodne z tablicą prawdy oraz z postacią minimalną $S_3 = B_2 \cdot P_1$.

W kolejnym punkcie pracy opisano szczegóły symulacji oraz weryfikacji działania układu.